T flip-flop. El principi de funcionament, el circuit funcional

Desencadenen - un dispositiu simple és una màquina digital. Té dos estats d'estabilitat. Una d'aquestes condicions se li assigna un valor "1" i l'altre "0". Estat del dispositiu, i el valor de la informació binària que s'emmagatzema en el mateix, els senyals de sortida es determina: Direct i invertides. En el cas en el qual s'estableix el potencial de sortida directa, que correspon a un un lògic, llavors l'estat del flip-flop crida l'unitat (el potencial a la sortida invertida correspon a un zero lògic). Si la sortida directa no és possible, llavors la condició d'activació es diu zero.

Els disparadors es classifiquen per les següents característiques:

1. Mitjançant el procediment de registre d'informació (síncrona i asíncrona).

2. A manera d'informació de control (estadístiques ,, sola etapa dinàmic, de múltiples etapes).

3. A manera de realització de les connexions lògiques (JK-flip-flop, RS-desencadena T flip-flop, D-flip-flop i altres tipus).

Els principals paràmetres de tots els tipus de disparadors són: durada màxima del senyal d'entrada, el temps de retard requerit per commutar el flip-flop, i permetent que el temps d'operació.

En aquest article, anem a parlar d'aquest tipus de dispositiu, com - T flip-flop. Tals activadors tenen només una entrada d'informació (T), que es diu l'entrada de comptatge. Canvia el seu isostoyanie després de l'admissió a l'entrada de comptatge (T) de cada senyal de control.

D'acord amb la taula de transició, la llei de funcionament de tals flip-flops es descriu per l'equació característica: Q (t + 1) = TtQ't V T'tQt. De l'equació es dedueix que quan la sol·licitud d'entrada (T) és un zero lògic, el flip-flop T conservarà la seva condició d'unitat de sortida del pols invertida.

La taula mostra que el T-flip-flop realitza l'operació de suma, i això va resultar en el títol d'aquest recompte de tret, la seva informació (T) d'entrada d'entrada de comptatge. El nivell de senyal a l'entrada del pestell apareix el doble de freqüència que a la seva sortida (Q). En conseqüència, la T-flip-flop utilitza com un divisor de freqüència.

T-trigger tipus asíncron pot ser construït sobre la base de dues etapes flip-flop RS amb connexions addicionals, a saber: la sortida del disparador (Q) s'ha de connectar a l'entrada (R), i una sortida (Q ') amb una entrada (S). L'entrada de dades (T) serà d'entrada síncrona (C).

La imatge mostra un T-flip-flop. Esquema funcional.

En l'estat inicial, l'entrada d'informació flip-flop (R i S) alimentada nivell de zero lògic, quan s'aplica a l'entrada del comptador (T) de la zero lògic es produiria un estat de còpia permanent de la primera flip-flop un segon flip-flop, pel fet que el I-NO element produirà una nivell lògic en entrada del segon flip-flop. Si el T-flip-flop està en un estat de la unitat, a continuació, seran subministrades les entrades (R i S) als nivells de zero i un, respectivament. En l'admissió a l'entrada de compte d'un primer senyal igual a un lògic, s'escriu en la primera unitat lògica de flip-flop. L'estat del segon flip-flop no canvia, perquè el nivell de zero des de la sortida de la porta NAND no està bloquejat per la seva condició. Després de retirar l'entrada d'impulsos de comptatge (T) s'ajusta a zero, i els interruptors segon disparador se a un lògic.

A la foto T-síncrona gallet. Esquema funcional.

T Synchronous flip-flops s'utilitzen quan sigui necessari per representar la seqüència d'un lògic potencial a l'entrada T flip-flop.